PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-133227

(43)Date of publication of application: 22.05.1998

(51)Int.CI.

G02F 1/136 G02F 1/1335 H01L 29/786 H01L 21/336

(21)Application number : 08-285352

(71)Applicant : HITACHI LTD

(22)Date of filing:

28.10.1996


(72)Inventor: SATO TAKESHI

KIZAWA KENICHI

(54) LIQUID CRYSTAL DISPLAY DEVICE AND ITS PRODUCTION

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a liquid crystal display device featuring high image quality and low electric power consumption without increase process in production. SOLUTION: Only the protective insulating films 26 are held between pixel electrodes 4 and gate lines 2 of a front stage and are provided with storage capacitors 6 not contg. semiconductor films 23 to suppress the fluctuation by the excessive response of pixel electrode voltages. A thin-film transistor substrate 11 is formed to the patterns in which the lower parts of source electrodes 32 and drain electrodes 33 consisting of upper metallic films 25 are covered with semiconductor films 23, the lower parts of the semiconductor films 23 are covered with gate insulating films 22 and the lower parts of the gate insulating films 22 are covered with gate electrodes 31. The drain lines 3 and the drain electrodes 33 as well as the pixel electrodes 4 and the source electrodes 32 are connected by transparent conductive films 27 via through-holes 34 opened in the protective insulating films 26.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-133227

(43)公開日 平成10年(1998) 5月22日

(51) Int.Cl.⁵

識別記号

G02F

H01L 29/786

1/136

1/1335

21/336

500

FΙ

G02F 1/136

500

1/1335

H01L 29/78

6 1 2 Z

審査請求 未請求 請求項の数6 OL (全 9 頁)

(21)出願番号

特願平8-285352

(22)出願日

平成8年(1996)10月28日

(71)出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 佐藤 健史

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内

(72)発明者 鬼沢 賢一

茨城県日立市大みか町七丁目1番1号 株

式会社日立製作所日立研究所内


(74)代理人 弁理士 高橋 明夫 (外1名)

(54) 【発明の名称】 液晶表示装置およびその製造方法

(57)【要約】

【課題】工程の増加なく高画質で低消費電力な液晶表示 装置を提供する。

【解決手段】画素電極4と前段のゲート線2間に、保護絶縁膜26のみを挟持し半導体膜23を含まない蓄積容量6を設け、画素電極電圧の過渡応答による変動を抑制する。薄膜トランジスタ基板11は、上部金属膜25によるソース電極32及びドレイン電極33の下部が半導体膜23で覆われ、半導体膜23の下部がゲート絶縁膜22で覆われ、ゲート絶縁膜22の下部がゲート電極31で覆われるパターンに形成している。ドレイン線3とドレイン電極33及び画素電極4とソース電極32を保護絶縁膜26に開口したスルーホール34を介して透明導電膜27で接続する。



【特許請求の範囲】

【請求項1】 液晶を封入する一方の透明の絶縁基板上 に、マトリックス状に交叉する複数のゲート線及びドレ イン線と、その交叉部にゲート電極、ドレイン電極及び ソース電極を有する薄膜トランジスタと、ソース電極に 接続されて前記液晶に電圧を印加する画素電極を形成し てなる液晶表示装置において、

ドレイン電極とソース電極を分離するチャネル上を含ん で保護絶縁膜が積層され、該絶縁膜に開口したスルーホ ールを介してドレイン線とドレイン電極及び、ソース電 10 極と画素電極が各々接続され、且つ、画素電極と前段の ゲート線の重なり部分に前記保護絶縁膜のみを含む蓄積 容量が形成されてなることを特徴とする液晶表示装置。 【請求項2】 請求項1において、

前記絶縁基板上にゲート線やゲート電極を形成するため の下部金属膜と、ゲート線と接続されたゲート電極上の ゲート絶縁膜と、ゲート絶縁膜上の半導体膜と、半導体 膜上のコンタクト膜と、コンタクト膜上にドレイン電極 やソース電極を形成するための上部金属膜を積層してな る薄膜トランジスタ基板は、ソース電極及びドレイン電 20 極の下部が前記半導体膜で覆われ、その半導体膜の下部 が前記ゲート絶縁膜で覆われ、そのゲート絶縁膜の下部 がゲート電極で覆われたパターンに形成されてなること を特徴とする液晶表示装置。

【請求項3】 請求項2において、

前記薄膜トランジスタ基板のドレイン線と画素電極の間 にゲート線と同層に、前記保護絶縁膜を介して画素電極 と絶縁された不透明な遮光膜を形成し、該遮光膜に対抗 する対向基板上に不透明なブラックマトリクスを形成し てなることを特徴とする液晶表示装置。

【請求項4】 請求項2または3において、

前記薄膜トランジスタ基板のゲート線と画素電極の重な り部に、前記保護絶縁膜のみを含む寄生容量が形成され てなることを特徴とする液晶表示装置。

【請求項5】 液晶を封入する一方の透明の絶縁基板上 に、マトリックス状に交叉する複数のゲート線及びドレ イン線と、その交叉エリアに液晶への電圧の印加を制御 する薄膜トランジスタと画素電極を形成してなる液晶表 示装置の製造方法において、

前記一方の絶縁基板上に下部金属膜、ゲート絶縁膜、半 40 導体膜、コンタクト膜及び上部金属膜を連続して積層 し、第1のマスクパターンを用いて前記ゲート絶縁膜、 前記半導体膜、前記コンタクト膜及び前記上部金属膜を 略同一形状に加工し、第2のマスクパターンを用いて前 記下部金属膜と前記上部金属膜からゲート線、ゲート電 極及びチャネルで分離されたソース電極とドレイン電極 を形成し、それらの上に保護絶縁膜を形成した後に第3 のマスクパターンによりソース電極及びドレイン電極上 の保護絶縁膜にスルーホールを開口し、それらの上に透 明導電膜を形成した後に第4のマスクパターンによりド 50 レイン線の形成及び前記スルーホールを介したドレイン 線とドレイン電極の接続と、画素電極の形成及び画素電 極とソース電極との接続を行なうことを特徴とする液晶 表示装置の製造方法。

【請求項6】 請求項5において、

前記第2のマスクパターンに、画素電極とドレイン線の 間隙を覆う遮光膜を形成するパターンを付加し、前記下 部金属膜から前記遮光膜を形成することを特徴とする液 晶表示装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、薄膜トランジスタ を用いた液晶表示装置とその製造方法に関する。

[0002]

【従来の技術】薄膜トランジスタを用いた液晶表示装置 は、工程の短縮による低コスト化が求められている。特 開平7-175084号公報には、チャネル形成と透明 導電膜による画素電極形成とを同一マスクで行うことに より、ホトリソグラフィのマスク数を4枚に低減して形 成した薄膜トランジスタ基板が開示されている。

【0003】図10に、薄膜トランジスタを用いた従来 の液晶表示素子の部分平面図を示す。透明絶縁基板上 に、ゲート線1、ドレイン線3、画素電極4がマトリク ス状に形成されている。ゲート線1上で、ドレイン線3 から延伸された半導体膜23上に、チャネル34により 互いに分離されたソース電極32およびドレイン電極3 3が形成され薄膜トランジスタ5を構成している。ドレ イン電極33はドレイン線3に、ソース電極32は画素 電極4にそれぞれ接続されている。画素電極4上を除っ き、薄膜トランジスタ5とドレイン線3上には保護絶縁 膜26が形成されている。画素電極4と前段のゲート線 2の重なり部分には、ゲート絶縁膜22と半導体膜23 を挟持した蓄積容量6が形成されている。

【0004】図11に、図10のA-B'-B線の断面 図を示す。透明絶縁基板10上にゲート絶縁膜22、半 導体膜23、コンタクト膜24、上部金属膜25及び透 明電極膜27を積層したドレイン線3が形成されてい る。下部金属膜からなるゲート線の一部であるゲート電 極31上とその周辺部にゲート絶縁膜22、半導体膜2 3が形成され、半導体膜23上に積層されたコンタクト 膜24、上部金属膜25、透明電極膜27からなるドレ イン電極33及びソース電極32がチャネル34で分離 されて薄膜トランジスタ5を構成している。前段のゲー ト線2画素電極4の重なり部分に、蓄積容量6がゲート 絶縁膜22、半導体膜23、コンタクト膜24、上部金 属膜25を挟持して形成されている。また、保護絶縁膜 26が画素電極4上を除いて形成されている。

【0005】一方、携帯用情報機器に利用される液晶表 示装置では、消費電力の低減が求められている。これに 対し、薄膜トランジスタ基板の開口率を高めバックライ

30

3

トの消費電力を低減することが行なわれている。特開平 4-84125号公報には、二重遮光の方法による開口 率を向上する構成が開示されている。この構成では、画 素電極とドレイン線の間隙は、薄膜トランジスタ基板の ドレイン線と画素電極の間に設けられた遮光膜と、対向 基板上のブラックマトリクスによって遮光される。ブラ ックマトリクスは遮光膜がない場合に比べて縮少でき、 その分開口率が向上する。

【0006】図9に、液晶表示装置の駆動回路の模式図を示す。複数のゲート線1,2,40,...と、複数の10ドレイン線3,...が互いにマトリクス状に交叉し、交叉部に薄膜トランジスタ5が接続されている。薄膜トランジスタ5には、画素電極4と対向電極13(図11)で挟持される液晶29の液晶容量9と、画素電極4と前段のゲート線2間に形成される蓄積容量6が接続される。

【0007】ゲート線1を選択して電圧を印加すると、 薄膜トランジスタ5がオンとなり、ドレイン線3からの 画像信号に対応した電圧が画素電極4を介して液晶29 に印加され、その透過光量が制御されて画像が表示され 20 る。このとき、液晶容量9及び蓄積容量6が充電され る。ゲート線1の電圧印加を止めると、薄膜トランジス タ5がオフとなるが、液晶容量9と蓄積容量6に充電された電荷によって液晶29の印加電圧が保持され、画像 が維持される。各ゲート線を順次走査して、各ドレイン 線3から画像信号に対応する電圧を画素電極4を介して 各液晶29に印加し、全画素に画像を表示する。

[0008]

【発明が解決しようとする課題】薄膜トランジスタを用いた従来の液晶表示装置(図11)では、蓄積容量6に 30 含まれる半導体膜23とゲート絶縁膜22に界面に、トラップされた電荷が徐々に放出されることにより、画素電極の電圧、すなわち液晶29に印加される電圧が変動して画質が悪くなる。画質の向上には、蓄積容量6に含まれる半導体膜23を除去する工程が必要となり、コストアップになる問題点があった。

【0009】また、従来の液晶表示装置は開口率が小さい。図12(a),(b)に、図10のC-C'断面図とB-B'断面図を示す。(a)では画素電極4とドレイン線3の間隙、(b)では画素電極4とゲート線1の 40間隙が大きく、対向基板12上に大きなブラックマトリクス14を設けて遮光する。このため、開口率が小さく消費電力が低減できないという問題点がある。

【0010】(a)の断面で、薄膜トランジスタ基板に 遮光膜を形成し、ブラックマトリクス14を縮少する上 述の二重遮光の構成がある。しかし、遮光膜とドレイン 線3はゲート絶縁膜22を用いて絶縁されるため、半導 体膜23を介してドレイン線3の電圧が遮光膜の電圧を 変動させ、画質が劣化する。また、(b)の断面で、ゲート線1と画素電極4を重ねると、ブラックマトリクス 50 14が不要となるが、重なり部分に形成される寄生容量に半導体膜23が含まれるために、蓄積容量6と同じ過渡応答によって画素電極4の電圧が変動して画質が劣化する。画質向上のためには、(a)の場合にはドレイン線と遮光膜の間隙のゲート絶縁膜上に形成されている半導体膜、(b)の場合には画素電極とゲート線の重なる部分の半導体膜を取り除く工程が必要になる。

【0011】本発明の目的は、上記した従来技術の問題点に鑑み、4枚ホトマスクによる薄膜トランジスタの製造工程を維持して、画質の向上や開口率の向上を実現できる液晶表示装置及びその製造方法を提供することにある。

[0012]

【課題を解決するための手段】上記目的は、液晶を封入する一方の透明の絶縁基板上に、マトリックス状に交叉する複数のゲート線及びドレイン線と、その交叉部にゲート電極、ドレイン電極及びソース電極を有する薄膜トランジスタと、ソース電極に接続されて前記液晶に電圧を印加する画素電極を形成してなる液晶表示装置において、ドレイン電極とソース電極を分離するチャネル上を含んで保護絶縁膜が積層され、該絶縁膜に開口したスルーホールを介してドレイン線とドレイン電極及び、ソース電極と画素電極が各々接続され、且つ、画素電極と前段のゲート線の重なり部分に前記保護絶縁膜のみを含む蓄積容量が形成されてなることにより達成される。

【0013】また、前記絶縁基板上にゲート線やゲート電極を形成するための下部金属膜と、ゲート線と接続されたゲート電極上のゲート絶縁膜と、ゲート絶縁膜上の半導体膜と、半導体膜上のコンタクト膜と、コンタクト膜上にドレイン電極やソース電極を形成するための上部金属膜を積層してなる薄膜トランジスタ基板は、ソース電極及びドレイン電極の下部が前記半導体膜で覆われ、その半導体膜の下部が前記ゲート絶縁膜で覆われ、そのゲート絶縁膜の下部がゲート電極で覆われたパターンに形成されてなることを特徴とする。

【0014】また、前記薄膜トランジスタ基板のドレイン線と画素電極の間にゲート線と同層に、前記保護絶縁膜を介して画素電極と絶縁された不透明な遮光膜を形成し、該遮光膜に対抗する対向基板上に不透明なブラックマトリクスを形成してなることを特徴とする。

【0015】さらに、前記薄膜トランジスタ基板のゲート線と画素電極の重なり部に、前記保護絶縁膜のみを含む寄生容量が形成されてなることを特徴とする。

【0016】上記他の目的は、液晶を封入する一方の透明の絶縁基板上に、マトリックス状に交叉する複数のゲート線及びドレイン線と、その交叉エリアに液晶への電圧の印加を制御する薄膜トランジスタと画素電極を形成してなる液晶表示装置の製造方法において、前記一方の絶縁基板上に下部金属膜、ゲート絶縁膜、半導体膜、コンタクト膜及び上部金属膜を連続して積層し、第1のマ

スクパターンを用いて前記ゲート絶縁膜、前記半導体 膜、前記コンタクト膜及び前記上部金属膜を略同一形状 に加工し、第2のマスクパターンを用いて前記下部金属 膜と前記上部金属膜からゲート線、ゲート電極及びチャ ネルで分離されたソース電極とドレイン電極を形成し、 それらの上に保護絶縁膜を形成した後に第3のマスクパ ターンによりソース電極及びドレイン電極上の保護絶縁 膜にスルーホールを開口し、それらの上に透明導電膜を 形成した後に第4のマスクパターンによりドレイン線の 形成及び前記スルーホールを介したドレイン線とドレイ 10 ン電極の接続と、画素電極の形成及び画素電極とソース 電極との接続を行なうことにより達成される。

【0017】また、前記第2のマスクパターンに、画素 電極とドレイン線の間隙を覆う遮光膜を形成するパター ンを付加し、前記下部金属膜から前記遮光膜を形成する ことを特徴とする。

【0018】本発明の液晶表示装置によれば、画素電極 の電圧変動が抑制できるので画質が向上できる。また、 画素電極の電圧に影響を与えない遮光膜を形成し、ブラ ックマトリクスを縮少できるので、開口率が向上し消費 20 電力を低減できる。

【0019】本発明の液晶表示装置の製造方法によれ ば、前記薄膜半導体基板はソース電極及びドレイン電極 の下部が前記半導体膜で覆われ、その半導体膜の下部が 前記ゲート絶縁膜で覆われ、そのゲート絶縁膜の下部が ゲート電極で覆われたパターンに形成されるので、下部 金属膜、ゲート絶縁膜、半導体膜、コンタクト膜及び上 部金属膜を積層した後にホト加工を行なうことができる ので、従来の最小工程数である4枚のマスクパターンを 維持して本発明による高性能の液晶表示装置を安価に製 30 造できる。

[0020]

【発明の実施の形態】以下、本発明の実施形態について 図面を参照しながら詳細に説明する。図1及び図2は、 本発明の一実施例による液晶表示装置の構成を示し、そ れぞれ薄膜トランジスタを含む液晶表示装置の部分断面 図と薄膜トランジスタ基板の平面図を示している。 図2 のA-A'断面が図1に相当している。

【0021】主として図1から見れば、透明絶縁基板1 0上に、Crの下部金属膜からなるゲート電極31とそ 40 れを接続するゲート線1、SiNからなるゲート絶縁膜 22、 $\alpha - S$ i からなる半導体膜 23、n + S i からな るコンタクト膜24とNbからなる上部金属膜25及 び、チャネル34により分離されて形成されたソース電 極32及びドレイン電極33からなる薄膜トランジスタ 5が形成されている。その上に S i Nからなる保護絶縁 膜26が形成され、透明導電膜ITOからなる画素電極 4及びドレイン線3が、ソース電極32及びドレイン電 極33とそれぞれ保護絶縁膜26に開口されたスルーホ ール35を介して透明導電膜27により接続され、ま

た、画素電極4と前段のゲート線2の重なり部分に保護 絶縁膜26が挟持された蓄積容量6が形成された薄膜ト ランジスタ基板 1 1 と、透明導電膜 I T O からなる対向 電極13が形成された対向基板12の間に、配向膜28 を介して液晶29が封入されている。

【0022】また、図2から見れば、透明絶縁基板10 上にゲート線1が形成され、半導体膜23の下部全面に ゲート絶縁膜22がほぼ同一形状に形成され、その下部 全面を覆うゲート線1から引き出されたゲート電極31 が形成されている。チャネル34により半導体膜23上 に積層されたコンタクト膜24と上部金属膜25が、ソ ース電極32とドレイン電極33に分離されて薄膜トラ ンジスタ5が形成されている。保護絶縁膜26に開口さ れたスルーホール35を介して、透明導電膜27により ソース電極32と画素電極4が接続され、ドレイン電極 33とドレイン線3が接続されている。画素電極4は前 段のゲート線2と重なりを持ち、重なり部に保護絶縁膜 26を挟持した蓄積容量6を有する。

【0023】本液晶表示装置に用いられる透明絶縁基板 10上の薄膜トランジスタ基板11は、ドレイン電極3 3及びソース電極32の下部が半導体膜23で覆われ、 半導体膜23の下部がゲート絶縁膜22で覆われ、ゲー ト絶縁膜22の下部がゲート電極31で覆われる形状を 特徴としている。

【0024】この形状を有する薄膜トランジスタ基板1 1は、ゲート電極31、ゲート線1となる下部金属膜2 1、ゲート絶縁膜22、半導体膜23、ソース電極32 及びドレイン電極33となるコンタクト膜24と上部金 属膜25を積層した後に加工でき、後述するように最小 工程となる4枚のマスクパターンによる製造方法を維持 できる。これに対して、図11の薄膜トランジスタ基板 では、ソース電極32及びドレイン電極33の下部は半 導体膜23で覆われているが、ゲート絶縁膜22の下部 はゲート電極31で覆われていない。すなわち、従来の 最小プロセスである4枚マスクパターンによる製造方法 によっては、本実施例の薄膜トランジスタ基板は実現で

【0025】本実施例における液晶表示装置の駆動回路 は、上記した図9と同様に構成されている。すなわち、 複数のゲート線1,2,...と、複数のドレイン線 3. . . が互いにマトリクス状に交叉し、薄膜トランジ スタ5が接続されている。ここでは、ゲート電極31の 電圧が正となる選択時間のみ、薄膜トランジスタ5がオ ンして、ドレイン線3の電圧が画素電極4を介して液晶 に印加される。また、液晶に直流を印加することによる 画面の焼き付きを防止するため、一画面を表示する1フ レームごとに液晶に印加する電圧の向きを反転させてい

【0026】図3に、本実施例と従来の比較による画素 電極の電圧特性を示す。従来の液晶表示装置(図11)

7

では、蓄積容量6に含まれる半導体膜23とゲート絶縁膜22の界面にトラップされた電荷が放電し、点線で示した画素電極電圧43が時間とともに低下する。このため、液晶に印加される電圧の正負のバランスが崩れ、画面の焼き付きが生じて画質が低下する。本実施例では蓄積容量6に半導体膜23が含まれないため、実線で示した画素電極電圧42の変動が抑制され、画質が向上できた。

【0027】図4は、本発明の他の実施例による液晶表示装置の薄膜トランジスタ基板の平面図、図5は図4の 10 A-A 断面図、図6は図4のB-B 断面図で、改良された二重遮光の構成を示している。

【0028】本実施例では透明導電膜からなる画素電極4とドレイン線3との隙間に、ゲート線1と同層の下部金属膜からなる遮光膜7が形成されている。対向基板12上には、ブラックマトリクス14が形成されている。画素電極4はゲート線1と重ねられ寄生容量8を形成している。この二重遮光構造によって、ブラックマトリクス14は遮光膜7の端からと透明の絶縁基板10、12の合わせ誤差16に相当する分縮小でき、開口率が大き20くなる。

【0029】すなわち、本実施例の構成では、遮光膜7とドレイン線3を絶縁する絶縁膜30上に、従来(図11)の半導体膜23が存在していない。このため、ドレイン線3の電圧が遮光膜7の電圧を変化させることがなく、遮光膜7との重なり部分で容量結合した画素電極4の電圧が変動しない。ドレイン線3と遮光膜7の隙間17はブラックマトリクス14によって遮光している。

【0030】一方、図4のB-B'断面では、ゲート線 1と画素電極4の間に隙間がないので、ブラックマトリ 30 クスが不要となる。また、画素電極4とゲート線1の重なり部分に、SiNからなる保護絶縁膜26を挟持した寄生容量8が形成されているが、寄生容量8には過当応答の原因となる半導体膜23が含まれないので、画素電極4の電圧が変動しない。この結果、開口率が大きく画質の劣化がない液晶表示装置を実現できる。

【0031】図7と図8に、液晶表示装置の製造方法の一実施例を示す。本実施例は、図1の液晶表示装置における薄膜トランジスタ基板11の製造工程(a)~(e)を示している。

【0032】 (a) では、ガラスの透明絶縁基板10上に順次、スパッタによるCrからなる下部金属膜21を形成し、CVDによるSiNからなるゲート絶縁膜22、a-Siからなる半導体膜23及びn+Siからなるコンタクト膜24を形成し、スパッタによるNbからなる上部金属膜25を形成し、さらに第一のマスクを用いたホト工程によりレジストパターン51を形成する。

【0033】(b)では、ドライエッチングにより上部 金属膜25、コンタクト膜24、半導体膜23及びゲー ト絶縁膜22を加工し、レジストパターン51を除去し 50 た後に、第二のマスクを用いたホト工程によりレジストパターン52を形成する。

【0034】(c)では、レジストパターン52により下部金属膜21をウエットエッチングで加工して、ゲート線2及びゲート電極31を形成する。なお、レジストパターン52に遮光膜のパターンを設け、この工程で図5に示した遮光膜7をゲート電極31と同じ下部金属膜21により形成することもできる。

【0035】続いて、ドライエッチングで上部金属膜25及びコンタクト膜24を加工して、チャネル34により分離されたドレイン電極33とソース電極32を有する薄膜トランジスタを形成する。さらに、CVDによるSiNからなる保護絶縁膜26を形成した後に、第三のマスクを用いたホト工程によりソース電極32及びドレイン電極33上にスルーホールを開口するためのレジストパターン53を形成する。

【0036】(d)では、保護絶縁膜26をドライエッチングにより加工してスルーホール35を開口した後に、ITO(Indium-Tin-Oxides)からなる透明導電膜27を形成し、第四のマスクを用いたホト工程により画素電極とドレイン線のレジストパターン54を形成する。

【0037】(e)では、透明導電膜27をウエットエッチングにより加工して画素電極4とドレイン線3を形成し、透明導電膜27によりスルーホール35を介してドレイン電極33とドレイン線3及びソース電極32と画素電極4をそれぞれ接続する。また、前段のゲート線2との重なり部に保護絶縁膜26のみを介して蓄積容量6を形成して、薄膜トランジスタ基板11を製造している。

【0038】上述したように、本実施例の液晶表示装置の薄膜トランジスタ基板11(図1)は、ドレイン電極23及びソース電極22の下部が半導体膜23で覆われ(半導体膜23の面が同等か大きい)、半導体膜23の下部がゲート絶縁膜22で覆われ(ゲート絶縁膜20下部がゲート電極31で覆われ(ゲート絶縁膜22の下部がゲート電極31で覆われ(ゲート電極の面が同等か大きい)る形状を特徴としている。この形状の薄膜トランジスタ基板は、ゲート電極31及びゲート線1となる下部金属膜21、ゲート絶縁膜22、半導体膜23、ソース電極32及びドレイン電極33となるコンタクト膜24と上部金属膜25を積層した後に、ホト工程による加工を行なうことができるので、上述したプロセスにより最小工程数の4枚のマスクパターンを維持して形成できる利点を有する。

【0039】また、ホト工程をはさまないので、ゲート 絶縁膜22と半導体膜23の界面を清浄に形成でき、半 導体膜23と上部金属膜25からなるソース電極32及 びドレイン電極34の電気的接触が良好になり、薄膜ト ランジスタの特性が向上して液晶表示装置の画質を向上 (6)

できる。

【0040】なお、下部金属膜21には実施例のCro他、Nb, Mo, W, Taまたはこれらを主成分とする合金を用い、上部金属膜25にはNbの他、a-Siとのコンタクト性に優れるCr, Mo, W, Taまたはこれらを主成分とする合金を用いることができる。これら金属膜の加工にはドライエッチングの他、ウェットエッチングを用いてもよい。

[0041]

【発明の効果】本発明の液晶表示装置によれば、液晶表 10 示装置に用いる薄膜トランジスタ基板は、画素電極と前段のゲート線の重なり部分に保護絶縁膜のみを含みむ蓄積容量を形成しているので、画素電極の電圧変動が抑制され、画質を向上する効果がある。

【0042】また、薄膜トランジスタ基板のドレイン線と画素電極の間に、ゲート線と同層な金属膜からなり画素電極と前記保護絶縁膜を介して絶縁された不透明な遮光膜と、この遮光膜の分だけ縮少されたブラックマトリクスを対向基板上に設け、さらに、前記ドレイン線と画素電極の重なり部に前記保護絶縁膜のみを含む寄生容量 20を形成しているので、二重遮光による開口率の向上と画素電極の電圧安定による画質向上する効果がある。これによって、画質の劣化しない低消費電力の液晶表示装置が実現できる。

【0043】本発明の液晶装置の製造方法によれば、前記薄膜トランジスタ基板はソース電極及びドレイン電極の下部が前記半導体膜で覆われ、その半導体膜の下部が前記ゲート絶縁膜で覆われ、そのゲート絶縁膜の下部がゲート電極で覆われたパターンに形成されるので、下部金属膜、ゲート絶縁膜、半導体膜、コンタクト膜及び上30部金属膜を積層した後にホト加工を行なうことができるので、4枚のマスクによる最小のホトリソ工程を維持し、かつ、ホト工程をはさまないで、ゲート絶縁膜と半導体膜の界面を清浄に形成でき、半導体膜と上部金属膜からなるソース電極及びドレイン電極の電気的接触が良

好になるので、安価で画質のよい液晶表示装置を提供で きる。

【図面の簡単な説明】

【図1】本発明の一実施例を示し、液晶表示装置の薄膜トランジスタ基板の構成図(図2のA-A'断面図)。

【図2】薄膜トランジスタ基板の平面図。

【図3】液晶表示装置の従来及び本実施例における画素 電極電圧の特性図。

【図4】本発明の他の実施例を示し、液晶表示装置の薄膜トランジスタ基板の構成図。

【図5】図4のA-A'断面図。

【図6】図4のB-B'断面図。

【図7】図1の薄膜トランジスタ基板の製造方法を示す 工程図。

【図8】図7の続きを示す工程図。

【図9】液晶表示装置の駆動回路を説明する模式図。

【図10】従来の液晶表示装置の薄膜トランジスタ基板の構成図。


【図11】図10のA-B断面図。

【図12】従来の薄膜トランジスタ基板の遮光と開口率の関係を示す説明図。

【符号の説明】


1…ゲート線、2…前段のゲート線、3…ドレイン線、4…画素電極、5…薄膜トランジスタ、6…蓄積容量、7…遮光膜、8…寄生容量、9…液晶容量、10…透明絶縁基板、11…薄膜トランジスタ基板、12…対向基板、13…対向電極、14…ブラックマトリクス、15…ブラックマトリクスの縮少部、16…合わせ誤差、17、18…間隙、21…下部金属膜、22…ゲート絶縁膜、23…半導体膜、24…コンタクト膜、25…上部金属膜、26…保護絶縁膜、27…透明導電膜、28…配向膜、29…液晶、30…絶縁膜、31…ゲート電極、32…ソース電極、33…ドレイン電極、34…チャネル、35…スルーホール、40…ゲート線、51~54…レジストパターン。

【図1】




【図3】

図 3




【図2】

図 2




【図5】

⊠ 5



【図4】

図 4



【図6】

N 6








図 8






(e) 51 25 24 21 23 10 (c) 53 33 34 32 26 53 31 2







[図11]

【図12】

X 12

